This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

54-146555

(43)Date of publication of application: 15.11.1979

(51)Int.CL

G06F 15/16 G06F 3/00

(21)Application number: 53-055204

(71)Applicant: **NEC CORP**

(22)Date of filing:

09.05.1978

(72)Inventor: TAKAGAKI KAZUO

(54) DATA TRANSFER SYSTEM BETWEEN PROCESSORS

(57)Abstract:

PURPOSE: To enable an immediate data transfer process for the reading command after the end of the data transfer process of the writing command by giving previously the reading command to the 3rd processor.

CONSTITUTION: The 3rd processor existing between the 1st and 2nd processors comprises transfer circuit 10 which shares the data transfer for both processors, transfer circuit 11 which transfers the data in the opposite direction, and command distribution circuit 12 which distributes the commands given from the 1st and 2nd processors to circuit 10 and 11. In case the writing command is given after the reading command, the reading command from circuit 12 is stored in reading command register 115. Then the writing is given to buffer 111 when the writing command is stored into writing command register 114 via circuit 12. The reading is carried out from buffer 111 when the writing is over. In case the reading command is given after the writing order, the command is stored into register 114 and then the writing is given to buffer 111 to be then read out by the reading command given to register 115.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C): 1998,2000 Japan Patent Office

(9日本国特許庁(JP)

① 特許出願公開

⑩公開特許公報 (A)

昭54—146555

MInt. Cl.2 G 06 F 15/16

G 06 F

識別記号 **30日本分類**

101

97(7) H 1

97(7) D 0

庁内整理番号 ④公開 昭和54年(1979)11月15日

7165-5B

6711-5B

発明の数 審査請求 未請求

(全 5 頁)

匈処理装置間のデータ転送方式

3/00

②特 昭53-55204

②出 昭53(1978) 5月9日

70発 明 者 高垣和雄 東京都港区芝五丁目33番1号 日本電気株式会社内

日本電気株式会社 创出

東京都港区芝五丁目33番1号

70代 理 人 弁理士 内原晋

1. 発明の名称

処理装置間のデータ転送方式

2. 特許請求の範囲

第1の処理装置と第2の処理装置との間に第3 の処理装置を介してデータ転送を行なり処理装置 間のデータ伝送方式において、

前記第3の処理装置にデータを格納する格納手 段を設け、

前記第1の処理装置から読出し指令が与えられ た後前配第2の処理装置からデータ転送を指示す る得込み指令が与えられたときには前配第2の処 理装置から伝送されたデータが前配格納手段に格 納された後前記第1の処理装置からの観出し指令 を実行するよりにし、

前記第1の処理装置から与えられた登込み指令 にもとづいて書込み動作を実行した後に前配第2 の処理装置から読出し指令が与えられたときには

その統出し動作を前記第2の処理装置で実行する

前配組み合わされた指令以外の指令が与えられ たときはその指令に基づいた動作をするようにし たことを特徴とする処理装置間のデータ転送方式。

3. 発明の詳細な説明

本発明は複数の処理装置間で他の処理装を介し てデータ転送を行なり処理装置間のデータ転送方 式に関する。

従来の処理装御間のデータ転送方式は、第1図 に示すよりな構成を用いて行なわれている。すな わち、中央処理装置4と記憶装置6とを有する第 1 の処理装置 1 、中央処理装置 5 と記憶装置 7 と を有する第2の処理装置2、これらの処理装置1 および2のそれぞれと直接接続される第3の処理 装置3 および複数の周辺制御装置8~Nからなる 構成を用いている。なお、前記第1の処理装置1 と前記第2の処理装置2との間に直接接続関係は ない。

特朗昭54-146555 (2)

いま、前記第1の処理装置1と前記第2の処理 装置 2 との間で図示されていたい外部記憶装置を 共用する場合には両装置1および2間で各自装置 の外部記憶装置の使用状況を交換する必要がでて くる。

との交換を相互に非同期に行なおりとする場合 には、前記第3の処理装置3の有効な利用を図る ことが必要にたる。

以下との第3の処理袋就3を利用した従来のデ ータ転送方式の動作について説明する。

まず、銅1の処理装備1から第2の処理装置2 ヘデータを転送しようとする場合、第1の処理装 置1は第3の処理装置3に対してデータ転送指示 情報を送出し、との指示情報を与えられた第3の 処理装置3は第2の処理装置2に対しデータ転送 を通知する情報を送出し、との通知情報を与えら れた第2の処理袋屋はデータを受け取れるか否か 等をソウトウエアで処理し第3の処理装置3が期 2の処理装置2にデータを転送するように指示す る情報を送出する。

- 3 -

にもとづいて甞込み動作を実行した後に前記第2 の処理技能から脱出し指令が与えられたときには その供給に応答して説出し動作を実行するように

前配組み合わされた指令以外の指令が与えられ たときはその指令に基づいた動作をするようにし たことを特徴とする。

次に本発明の一実施例について図面を参照して 詳細に説明する。

本発明の方式は、両装値1および2間に介在す る第3の処理装置3の構成に特徴がある。

との第3の処理装置3は、第2の処理装置2か ら第1の処理装置1に対するデータ転送を分担す る転送回路10、これとは逆方向である第1の処 理装置1から第2の処理装置2に対するデータ転 送を分担する転送回路11および両装罐1および ・2から与えられる指令を両転送回路10および11 に分配する指令分配回路から構成されている。

転送回路10と転送回路11は、データの転送 方向が異なるだけで、論理的には同じ回路構成で

この方式の詳細は特公昭49-35570号公 **報に記載されている。との方式はデータ転送の度** に必ず処理装置1または2のソフトウェア処理が 介在するため全体のデータ転送時間が長くなると いり欠点がある。

本発明の目的はデータ転送をしよりとする両装 置間の転送時間を短縮するようにした処理委貸間 のデータ転送方式を提供することにある。

本発明の方式は、第1の処理装置と第2の処理 **装置との間に第3の処理装置を介してデータ転送** を行なり処理袋健間のデータ転送方式において、

前記第3の処理装置にデータを格納する格納手 段を設け、

前配第1の処埋装置から読出し指令が与えられ た後前記第2の処理装置からデータ転送を指示す る構込み指令が与えられたときには前配第2の処 理装置から伝送されたデータが前配格納手段に格 納された後前配第1の処埋装置からの統出し指令 を契行するようにし、

前配第1の処理袋雌から与えられた智込み指令

ある。従つて以下の指令分配回路12と転送回路 11 について説明する。指令分配回路12は第1 の処理袋置1からのデータを転送するデータ転送 路と弟2の処理装置2からのデータを転送するデ ータ転送路に接続されており、両方のデータ転送 路からの指令を受け取り、それを解説後、転送回 路10および11に供給する。伝送回路11は、・ 2個のレジスタ114:および1155、3個の ゲート11 2,11 3 および11 6、 4 個のフリ ップフロップ11 10,11 11,11 12まよび 11 13、4個のAND案子11 14, 11 15, 11 16 および11 17、2個のデコーダ11 7 および11 8、2個のタイマー回路11 18 およ ぴ11 20、転送データを一時皆えるためのパッ フア11 1、そのパツフア11 1への併込みとそ れからの統出しを制御する回路11 9およびある 動作が終了した旨を第1の処理装置1と第2の処 埋装置2に報告する回路11 19 から構成されて

指令分配回路12から送出される指令がライト

指令であれば ゲート II 2 を介して ライト 指令レジスタ114 に格納され、リード指令であればゲート113を介してリード指令レジスタ 115 に格納される。

ライト指令レジスタ114に指令が始納された とき線R2を介してライト指令受付けを表示する フリップフロップ1111が設定され、リード指 令レンスタ115に指令が格納されたとき額R3 を介してリード指令受付け表示するフリップフロ ツブ1112が設定される。これらの指令レジスタ 114かよび115 に格納された指令はそれぞれデ コーダ117 および118 で解読され間面回路 119 に与えられる。 この制御回路 119 に与え られた指令の解読結果にもとづいて、パッファ 111 への母込み動作または原出し動作がたされ る。この動作が終了すると終了を示す信号を譲 BWを介して普込み動作終了を示すフリップフロ ップ1110に与え、または線BRを介して鋭出し 動作終了を示すフリップフロップ1113に与えそ れぞれのフリップフロップ 1110かば1113を改 定する。

-7-

- まず第1 に読出し指令のあとに得込み指令が 与えられたときの動作について述べる。
- 1) 初期状態においてゲート112およびゲート113は開放状態にあり、ゲート116は開鎖され各フリップフロップ1110,1111,1112および1113、タイマー回路1118および1120はリセット状態にある。第1の処理装置1から指令分配回路12に読出し指令が格納され解読される。解説された指令レジスタ115にリード指令を格納する。その後線R3にパルスが1つ発生する。リード指令受付け表示フリップフロップ1112が設定され、出力F31が"1"となりゲート113が開始される。AND回路1117はリード指令受付け中で書込み動作をしないため出力が"1"となりタイマー回路1120が設定される。
- 2) 以下、個込み指令がある一定時間内に与え られるか否かで動作が2つに分かれる。
 - 1) 確込み指令が与えられないとき

特開昭54-146555(3)

これらのフリップフロップのうち普込み動作終 了を表示するフリップフロップ1110が設定され 未だ旣出し動作終了を裘示するフリップフロップ 1113とが設定されていない場合にはその設定か ら所定の時間経過したときに第1のタイマー回路 1114からその旨を表示する信号を線TO1に送 出する。また前記フリップフロップ1110が群込 み動作の終了を表示していたいとき、すなわち艇 F10に倡母を出力していて統出し指令の受付け 状態をフリップフロップ1112で設示していると き第2のタイマー回路1120は設定され所定の時 間経過後経過を表示する信号を線TO2に送出す る。 これらの線TO1 およびTO2を介して前記 信号を終了報告転送回路1119に与え、この伝送 回路1119から第1の処理装置1または第2の処 理袋盤2に対し終了報告信号を送出する。

この終了報告信号の送出後前記転送回路 1119 からリセット信号を送出し前記転送回路 1 1 内の各回路を初期状態とする。

次にさらに動作について詳細に説明する。

-8-

タイマー回路1120で所定の時間経過後線TO2にその旨を示す信号が出力され、 この信号を与えられた終了報告転送回路 1119は転送回路11内の各回路を初期状 慮に設定後、読出し指令で所定の時間経過 したことを第1の処理装置1と第2の処理 装置2とに報告する。この後読出し指令は の供給は中止される。

1) 書込み指令が与えられるとき

指令分配回路12からゲート112を介して普込み指令レジスタ114に指令が裕納されデコーダ117により解説されベッフア111へ普込み動作が開始される。これとともに線R2に1個の借号が送出される。この信号により普込み指令受付中のフリップフロップ1111が設定されゲート112が開鎖される。パッフア111への普込み動作が終了すると制御回路119が線BWに信号が送出される。この信号により番込み終了フリップフロップ1110が設

定され線F11が"1"となる。谷込み動作が終了し読出し動作もしていない場合タイマー回路1118が設定され動作が開始する。

とのとき智込動作が終了し読出し指令受 付中であればゲート116が開放される。 審込み動作が終了するまで読出し指令レジ スタ115に保留されていた読出し宿令が ゲート116を介してデコーダ118で膵 脱され、パッフア111からの脱出し動作 が開始される。この読出し動作が終了した とき制御回路119から磁BRに信号が1 つ出力され、銃出し終了フリップフロップ 1113が設定され出力 F 4 1 が " 1 " とな る。 書込み動作終了フリップフロップの出 カF11が"1"でありかつ前記出力F41 が"1"であるためアンドゲート1115が "1"となる。この結果終了報告転送回路 1119から転送回路11内の各回路が初期 状態に設定されるとともに前記第1の処理

-1.1-

1118が動作し始める。

- 2) 以下統出し指令が一定時間内に与えられる かにより2つに分けられる。
 - 1) 税出し指令が与えられないとき タイマー回路1118で時間の経過を示す 信号が発生すると線TO1を介して終了報 告転送回路1119に与えられ、転送回路11 内の各回路を初期状態にした後、書込み指 令で時間経過が生じた旨を第1の処理装置 1と第2の処理装置2に報告する。その後 書込み指令は中止される。
- 2) 読出し指令が与えられたとき

指令分配回路 1 2 からゲート 1 1 3 を介して統出し指令レジスタ 1 1 5 に統出し指令が格納される。額 R 3 に信号が発生され就出し指令フリンプフロンプ 1112 が設定され出力 F 3 1 が " 1 "となる。とれとともに答込み終了フリンプフロンプ 1110 が " 1 " に設定されているためアンドゲート 1116 を介してゲート 1 1 6 を開放し格納された妣出し指令

装置1と第2の処理装置2に正常終了報告信号を送る。

- 2. 次に書込み指令のあとに読出し指令が与えられたときの動作について述べる。
 - 初期状態は前述の1と同様である。まず前 記第1の処理回路1から替込み指令が指令分 配回路12に格納され解説される。

この指令分配回路12からゲート112を介して審込み指令レンスタ114に答込み指令レンスタ114に答込み指令が格納される。この格納とともに顧R2に信号が供給されるとともにデコーダ117で解説された結果が制御回路119に与えられた信号により書込み指令受付けフリップの口ンブ1111が設定されゲート112が閉御口路119れる。資込み動作の終了により制御回路119れる。資込み動作の終了により制御回路119れる。資込み動作の終了により制御回路119れる。資込み動作の終了により制御回路119れる。資込み動作の終了により制御回路119れる。資込み動作の終了により制御回路119れる。資込み動作の終了により制御回路1119なる。資込み動作の終了により制御回路1119なりでは、既出し終了フリップ1113がリセットされタイマー回路

-12-

をデコーダ118で解読し制御回路119は 読出し動作を開始する。読出し動作の終了後 は上述の1項の動作と同様である。

以上の点から第2図に示す回路を第3の処理装置3に具備することにより第3の処理装置3に予め読出し指令が与えられたときに書込み指令が与えられると書込み動作後直ちに読出し指令の実行が開始される。また第3の処理装置3に対し予め 遊込み指令が与えられたときに読出し指令が与えられていたときに読出し指令が与えられると既にパッファ111に記憶された内容を直ちに読み出すことが可能である。

本発明には以上説明したように、統出し指令を あらかじめ第3の処理袋盤に与えておくことによ り替込み指令のデータ転送処理が終了すると、す ぐに受け取る側のソフトウエア処理の介在なしに 銃出し指令のデータ転送処理を行うことができ、 処理袋醛間のデータ転送時間を短縮することがで きるという効果がある。


4. 凶面の簡単な説明

第1図は本発明の一実施例を示す図および第2図は第1図の第3の処理装置内の転送回路を示す図である。

第1図および第2図において、1……第1の処理装置、2……第2の処理装置、3……第3の処理装置、4,5……中央処理装置、6,7……記憶装置、8~N……周辺制御装置、111……パッファ、112,113,116……ゲート、114……普込み指令レジスタ、115……説出し指令レジスタ、117,118……デコーダ、119……制御回路、1110~1113 ……フリップフロップ、114~117……アンド案子、1119……終了報告転送回路、1118,1120…

代理人 弁理士 内 原 晋

-15-



第 1 図

N

2 第